유영준 충남대 교수-김한슬 KISTI 박사 공동 연구팀, 논문 게재
유영준 충남대 교수-김한슬 KISTI 박사 공동 연구팀, 논문 게재
  • 채시연 기자(ahel17@naver.com)
  • 승인 2021.10.26 11:13
  • 댓글 0
이 기사를 공유합니다

【대전=코리아플러스】 채시연 기자 = 유영준 충남대 물리학과 교수가 주도한 국내 연구진이 이차원 물질 기반 플로팅 게이트 메모리에서 이차원 물질의 두께와 전류 레벨의 상관관계를 밝히고, 이를 토대로 원하는 진법 수를 구현하기 위한 설계도에 해당하는 멀티비트 맵을 디자인했다.
【대전=코리아플러스】 채시연 기자 =  유영준 충남대 교수 연구팀과 김한슬 KISTI 박사는 터널링 레이어 두께가 메모리 구동특성에 주는 영향에 비트 수 제어의 기본 원리를 밝혀 멀티비트 맵을 디자인하고 있다. (사진=충남대학교)

【대전=코리아플러스】 채시연 기자 = 유영준 충남대 물리학과 교수가 주도한 국내 연구진이 이차원 물질 기반 플로팅 게이트 메모리에서 이차원 물질의 두께와 전류 레벨의 상관관계를 밝히고, 이를 토대로 원하는 진법 수를 구현하기 위한 설계도에 해당하는 멀티비트 맵을 디자인했다.

유영준 충남대 교수, 김종윤 박사, 권오훈 연구생, 김한슬 KISTI 박사의 공동 연구로 수행된 이번 연구 결과는 지난 20일 재료과학 분야 국제저명학술지인 ‘Advanced Functional Materials(IF: 18.808, 논문 제목: Systematic Design and Demonstration of Multi-Bit Generation in Layered Materials Heterostructures Floating-Gate Memory)’은 게재됐으며, 우수 논문으로 채택돼 inside front cover로 선정됐다.

연구진이 주목한 플로팅 게이트 메모리는 현재 가장 많이 상용화된 메모리 소자 중 하나로, AI가 점점 각광을 받는 추세 속에서 속도나 집적도와 같은 주요 성능 지표 향상에 있어서 어려움을 겪고 있다.

이에 유영준 충남대 교수 연구팀과 김한슬 KISTI 박사는 터널링 레이어 두께가 메모리 구동특성에 주는 영향을 멀티스케일 시뮬레이션과 실험적 검증으로 비트 수 제어의 기본 원리를 밝혀냈다.


댓글삭제
삭제한 댓글은 다시 복구할 수 없습니다.
그래도 삭제하시겠습니까?
댓글 0
댓글쓰기
계정을 선택하시면 로그인·계정인증을 통해
댓글을 남기실 수 있습니다.